Tout le poly de TD, corrigé.

La masse d'un câble est sa masse volumique multipliée par son volume, et le volume d'un cylindre est section \(\times\) longueur :

À masse fixée, un matériau deux fois plus léger donne donc un câble deux fois plus gros.

La résistance d'un conducteur homogène de longueur \(\ell\) et de section \(S\) est \(R=\dfrac{\rho\ell}{S}\) : elle augmente avec la longueur (les électrons « frottent » plus longtemps) et diminue avec la section (plus de chemins en parallèle).

\(\ell\) et \(m\) sont les mêmes pour les deux métaux. Il ne reste qu'une grandeur propre au matériau : le produit \(\rho\,m_0\). Le meilleur métal est celui qui a le plus petit \(\rho\,m_0\) (c'est une « figure de mérite »).

Pas besoin de convertir : on compare deux nombres exprimés dans les mêmes unités \(\left(\mu \Omega \cdot cm\,\times \,\frac{g}{cm^{3}}\right)\).

L'aluminium conduit moins bien (\(\rho\) 1,65 fois plus grand), mais il est 3,3 fois plus léger : avec la même masse on lui donne une section 3,3 fois plus grande. Le gain de section l'emporte : \(\tfrac{S_{\text{Al}}/S_{\text{Cu}}}{\rho_{\text{Al}}/\rho_{\text{Cu}}}=\tfrac{3{,}3}{1{,}65}=2\). La ligne en aluminium a une résistance deux fois plus faible, donc deux fois moins de pertes.

Chaque courbe est une droite passant par l'origine : \(\Delta\rho\) est proportionnel à la concentration (tant qu'elle reste faible). On lit la valeur à 500 ppm et on applique une règle de trois (valeurs en \(\mu \Omega \cdot\)cm).

(Le poly arrondit la contribution de l'argent à 0,02.) À concentration égale, le fer perturbe 25 fois plus que l'argent. L'argent a la même structure électronique externe que le cuivre (même colonne) : il déforme peu le cristal.

Résistivité et conductivité sont inverses l'une de l'autre :

Quelques centaines de ppm (0,06 % des atomes) suffisent à augmenter la résistivité de 10 % : c'est pourquoi le cuivre des câbles électriques est affiné par électrolyse (cuivre « OFHC » à 99,99 %).

\(\rho\) est donné en \(\Omega \cdot\)cm : le plus sûr est de tout exprimer en centimètres. \(\ell=100\ \text{m}=10^4\ \text{cm}\) ; rayon \(r=1{,}5\ \text{mm}=0{,}15\ \text{cm}\).

Ordre de grandeur : un fil de cuivre de \(7\,\mathrm{mm}^{2}\) fait environ \(2{,}6\,\mathrm{m\Omega }\) par mètre, donc \(0{,}26\,\mathrm{\Omega }\) pour \(100\,\mathrm{m}\). Cohérent.

Le matériau est homogène et les faces parallèles : le potentiel décroît linéairement d'une face à l'autre, le champ est uniforme.

Mouvement moyen à vitesse constante : distance = vitesse \(\times\) temps.

Un fil épais et court a une résistance de quelques milliohms : \(0{,}1\,\mathrm{V}\) suffit à faire passer \(27\,\mathrm{A}\).

\(N=\dfrac{US}{\rho\ell e}\) : seul \(\rho\) change (on néglige la dilatation du fil). \(N\) est inversement proportionnel à \(\rho\).

Pour un métal, \(\rho(T)\approx\rho_0(1+\alpha\,\Delta T)\). Ici \(\tfrac{\rho_{100}}{\rho_0}=1{,}44\), donc \(\alpha=\tfrac{\rho_{100}/\rho_0-1}{\Delta T}=\tfrac{0{,}44}{100}=4{,}4\cdot10^{-3}\ \text{K}^{-1}\), proche de la valeur tabulée du cuivre (≈ \(4\cdot10^{-3}\ \text{K}^{-1}\)). Les données sont cohérentes.

\(R=\dfrac{\rho\ell}{S}=\dfrac{\ell}{\sigma S}\) : on isole \(\sigma\).

C'est un million de fois moins conducteur que le cuivre (\(\sigma\approx6\cdot10^7\) \(\frac{S}{m}\)) : un mauvais conducteur, du type semi-conducteur dopé ou graphite.

La densité de courant \(j\) est le courant qui traverse \(1\,\mathrm{m}^{2}\) de section. Dans un conducteur homogène, le courant se répartit uniformément sur la section :

Contrôle par la loi d'Ohm locale : \(j=\sigma E=53\times24=1{,}27\cdot10^3\ \text{A/m}^2\), on retrouve bien \(j\) ✓. C'est la même loi d'Ohm, écrite à deux échelles.

Pendant \(dt\), les électrons avancent de \(v\,dt\). Tous ceux contenus dans le cylindre de base \(S\) et de longueur \(v\,dt\) traversent la section : il y en a \(n\,S\,v\,dt\), qui portent la charge \(dQ=n\,e\,S\,v\,dt\). Donc \(i=\dfrac{dQ}{dt}=n\,e\,S\,v\), soit \(j=n\,e\,v\).

Raccourci : \(v=\dfrac{i\,\ell}{N\,e}\) donne le même résultat. Mobilité correspondante : \(\mu=\dfrac vE=1{,}3\cdot10^{-8}\ \text{m}^2/(\text{V}\cdot\text{s})\).

Même charge, tension quatre fois plus faible : le diélectrique permet de stocker la même charge sous une tension plus basse (ou plus de charge sous la même tension).

Champs correspondants : \(E_1=\dfrac{U_1}e=37{,}6\ \text{kV/m}\) et \(E_2=9{,}4\ \text{kV/m}\).

C'est la même valeur dans les deux cas (la charge est la même). Cette grandeur est aussi le déplacement électrique \(D=\varepsilon_0\varepsilon_rE\).

Ces charges liées, de signe opposé, « écrantent » les trois quarts de la charge libre : c'est exactement pourquoi le champ est divisé par 4.

Dans un métal, la bande de valence et la bande de conduction se recouvrent (ou la bande de valence est à moitié remplie) : il n'y a pas de gap. Les électrons de valence ont juste au-dessus d'eux des états libres, accessibles sans énergie supplémentaire. Ils se déplacent dans tout le cristal : ce sont les électrons libres (environ un par atome pour le cuivre).

À \(0\,\mathrm{K}\), la BV est pleine et la BC vide. Dès que \(T>0\), l'agitation thermique fournit une énergie de l'ordre de \(kT\). Elle est 40 fois plus petite que le gap \((1{,}12\,\mathrm{eV})\), mais la répartition de l'énergie est statistique : une infime fraction d'électrons reçoit assez d'énergie pour franchir le gap. Chacun laisse derrière lui un trou dans la BV.

Soit un atome sur 5 000 milliards.

La probabilité de franchir le gap varie comme \(e^{-E_g/2kT}\). Pour la silice SiO₂ (\(E_g\approx9\ \text{eV}\)) :

Aucun électron ne passe dans la BC. Il faudrait des champs énormes pour arracher des électrons (claquage du diélectrique).

\(\sigma=e\,(n\mu_n+p\mu_p)\) dépend du nombre de porteurs et de leur mobilité.

• Quand \(T\) augmente, plus d'électrons franchissent le gap : \(n_i\propto T^{3/2}\,e^{-E_g/2kT}\) augmente exponentiellement.
• La mobilité baisse (plus de vibrations du réseau, donc plus de chocs), mais seulement comme une puissance de \(T\).

Pour un semi-conducteur intrinsèque, l'exponentielle l'emporte : \(\sigma\) augmente très vite avec \(T\). C'est l'inverse d'un métal, où le nombre d'électrons est fixe et où seule la baisse de mobilité joue.

En régime extrinsèque (températures usuelles), \(n\approx N_D\) est fixé par le dopage : seul l'effet de mobilité joue, \(\sigma\) baisse légèrement quand \(T\) monte (comportement « métallique »). À haute température, \(n_i\) dépasse \(N_D\) et \(\sigma\) remonte : c'est le régime intrinsèque, qui limite la température de fonctionnement des composants (\(\approx 150^{\circ}\mathrm{C}\) pour le silicium).

\(1\,\mathrm{eV}\) est l'énergie gagnée par un électron sous \(1\,\mathrm{V}\) : \(1\ \text{eV}=1{,}6\cdot10^{-19}\ \text{J}\).

Avec \(h=6{,}63\cdot10^{-34}\ \text{J}\cdot\text{s}\) et \(c=3\cdot10^8\ \text{m/s}\) :

Contrôle : \(\lambda_s[\mu\text{m}]=\dfrac{1{,}24}{E_g[\text{eV}]}=\dfrac{1{,}24}{1{,}12}=1{,}11\ \mu\text{m}\) ✓.

Le visible s'étend de 0,4 à \(0{,}8\,\mu m\) : toutes ces longueurs d'onde sont inférieures à \(1{,}11\,\mu m\). Dans l'autre sens : un photon à \(0{,}8\,\mu m\) apporte \(E[\text{eV}]=\tfrac{1{,}24}{\lambda[\mu\text{m}]}=\tfrac{1{,}24}{0{,}8}=1{,}55\ \text{eV}>1{,}12\ \text{eV}\). Oui, tout photon visible peut créer une paire électron-trou.

Chaque photon absorbé crée un électron dans la BC et un trou dans la BV : \(n\) et \(p\) augmentent tous les deux. D'après \(\sigma=e\,(n\mu_n+p\mu_p)\), la conductivité augmente, donc \(R=\dfrac{\ell}{\sigma S}\) diminue. Plus l'éclairement est intense, plus il y a de photons par seconde, plus il y a de paires : \(R\) baisse.

Sb (colonne 15) a 5 électrons de valence. Placé dans le réseau du germanium, il en utilise 4 pour les liaisons avec ses voisins ; le cinquième est très faiblement lié (énergie d'ionisation \(\approx 10\,\mathrm{meV}\) < \(kT\)) et devient libre. Sb donne un électron : c'est un donneur, le matériau est de type \(N\).

Chaque atome de Sb a perdu son cinquième électron (il reste un ion Sb⁺ fixe dans le réseau). Conséquence pratique : un atome donneur = un électron libre, donc \(n\approx N_D\). Hypothèse valable à température ambiante puisque l'énergie d'ionisation est inférieure à \(kT\).

Les électrons viennent de deux sources : les donneurs (\(N_D\)) et l'agitation thermique (de l'ordre de \(n_i\)). Or \(\dfrac{N_D}{n_i}=\dfrac{4{,}4\cdot10^{22}}{2{,}4\cdot10^{19}}\approx1800\) : la contribution thermique est négligeable.

Il y a désormais 3,4 millions de fois plus d'électrons que de trous. Les trous sont 1 800 fois moins nombreux que dans le germanium pur.

Rapport avec le germanium pur : \(\dfrac{\rho_{\text{pur}}}{\rho}=\dfrac{0{,}44}{3{,}6\cdot10^{-4}}\approx1200\).

Pour le germanium pur, \(n=p=n_i\) :

Dans le silicium pur, chaque électron passé dans la BC laisse un trou : \(n=p=n_i\). Les deux participent au courant (en sens opposés, mais leurs charges sont opposées, donc leurs courants s'additionnent).

C'est presque un isolant : un cube de \(1\,\mathrm{cm}\) de côté aurait une résistance de \(330\,\mathrm{k\Omega }\).

L'indium n'a que 3 électrons de valence : il ne peut former que 3 des 4 liaisons avec ses voisins de silicium. Un électron d'une liaison voisine vient combler le manque : l'indium accepte un électron (il devient In⁻, fixe) et un trou mobile apparaît dans la BV. C'est un accepteur ; le silicium devient de type \(P\).

\(1\,\mathrm{cm}^{3}\) pèse \(2{,}42\,\mathrm{g}\), soit \(\tfrac{2{,}42}{28{,}1}\) mol ; chaque mole contient \(6{,}02\cdot10^{23}\) atomes.

\(n\mu_n=1{,}9\cdot10^4\times1450\approx2{,}8\cdot10^7\), contre \(p\mu_p=5{,}2\cdot10^{15}\times450\approx2{,}3\cdot10^{18}\) : le terme des électrons est totalement négligeable.

L'exponentielle est sans dimension (son argument est un rapport d'énergies). \(n_i\) est une densité (\(m^{-3}\) en \(S\).\(I\).) et \(T^{3/2}\) est en \(K^{\frac{3}{2}}\). Donc \(A=\dfrac{n_i}{T^{3/2}}\) s'exprime en \(m^{-3}\cdot K^{\frac{-3}{2}}\).

Soit \(1{,}8\cdot10^{13}\ \text{cm}^{-3}\) : trois ordres de grandeur au-dessus du silicium (\(10^{10}\)). Le gap du germanium est plus petit (0,67 contre \(1{,}12\,\mathrm{eV}\)), et l'écart est amplifié par l'exponentielle.

Chaque paire électron-trou correspond à un atome qui a « perdu » un électron de liaison :

Quatre atomes sur 10 milliards. Dans le cuivre, chaque atome libère 1 électron (proportion 1) ; dans l'aluminium, 3. Le germanium a environ 2,5 milliards de fois moins de porteurs par atome qu'un métal : c'est ce qui explique sa grande résistivité.

À \(300\,\mathrm{K}\), \(\mu_n=3800\) et \(\mu_p=1500\) \(\frac{cm^{2}}{V\cdot s}\) :

\(\dfrac{T_1}{T_0}=\dfrac{473}{300}=1{,}577\) :

\(n_i\) est multiplié par 225. \(N_{\text{Ge}}\) ne change pas (on néglige la dilatation) ; la proportion d'atomes ionisés passe à \(9\cdot10^{-8}\).

La mobilité est divisée par 2,3, mais le nombre de porteurs est multiplié par 225 : la résistivité est divisée par 100. C'est le comportement d'une thermistance CTN (coefficient de température négatif).

La figure trace \(\log n_i\) en fonction de \(\dfrac{1000}{T}\) : une exponentielle en \(\tfrac1T\) y devient une droite. Abscisses : \(\tfrac{1000}{T_0}=\tfrac{1000}{300}=3{,}33\) et \(\tfrac{1000}{T_1}=\tfrac{1000}{473}=2{,}11\).

La droite du Ge perd environ 2 décades par unité d'abscisse (≈ \(10^{17}\ \text{cm}^{-3}\) à \(1{,}5;\,\allowbreak \approx\) \(10^{15}\) à 2,5). On lit \(n_i\approx2\cdot10^{13}\ \text{cm}^{-3}\) à \(300\,\mathrm{K}\) et ≈ \(6\cdot10^{15}\ \text{cm}^{-3}\) à \(473\,\mathrm{K}\).

À \(300\,\mathrm{K}\), lecture et calcul concordent. À \(473\,\mathrm{K}\), la lecture est un peu plus élevée : le calcul suppose \(E_g\) constant, alors que le gap diminue en réalité quand \(T\) augmente.

\(1\,\mathrm{cm}^{3}\) = \(10^{-6}\) \(m^{3}\), donc une densité en \(cm^{-3}\) se multiplie par \(10^6\) pour passer en \(m^{-3}\) : \(N_D=5\cdot10^{20}\ \text{m}^{-3}\).

Type \(N\) : \(n\approx N_D\), les trous sont négligeables.

Rapport avec le silicium pur : \(\dfrac{\gamma}{\gamma_{\text{pur}}}=\dfrac{10{,}4}{4{,}3\cdot10^{-4}}\approx24\,000\).

C'est 100 fois plus que le dopage : l'éclairement domine.

(\(p_0=\tfrac{n_i^2}{N_D}\approx10^5\ \text{cm}^{-3}\) est négligeable.) Attention : sous éclairement, on n'est plus à l'équilibre thermique, donc \(n\,p\neq n_i^2\). La loi d'action de masse ne s'applique plus.

\(n\approx p\approx5\cdot10^{16}\ \text{cm}^{-3}=5\cdot10^{22}\ \text{m}^{-3}\) : on ne peut plus négliger les trous.

La conductivité est multipliée par \(\approx 140\) par la lumière : c'est le principe de la photorésistance et du photodétecteur.

On obtient une structure \(P\,/\,N\,/\,P\) : c'est la base d'un transistor bipolaire PNP (ou d'un caisson \(N\) pour un transistor MOS à canal \(P\)).

\(n_i^2=(8{,}3\cdot10^9)^2=6{,}9\cdot10^{19}\ \text{cm}^{-6}\) :

Plus le dopage est fort, plus les minoritaires sont rares : 690 électrons par \(cm^{3}\) dans les zones 3-4, contre \(10^{17}\) trous.

La mobilité dépend du dopage : plus il y a d'impuretés ionisées, plus les porteurs sont déviés. On la lit sur la figure 2.4 pour chaque dopage.

Un dopage \(10^4\) fois plus fort donne une résistivité environ 7 000 fois plus faible (et non \(10^4\) fois) car la mobilité baisse avec le dopage.

Le vrai silicium a 5 000 milliards de fois moins d'électrons libres que ce « silicium métallique ». Avec une mobilité de \(1\,400\,\mathrm{cm}^{2}/(V\cdot s)\), sa résistivité serait de \(\rho=\dfrac{1}{n\,e\,\mu}=\dfrac{1}{5\cdot10^{22}\times1{,}6\cdot10^{-19}\times1400}\approx0{,}09\ \mu\Omega\cdot\text{cm}\), vingt fois meilleure que le cuivre.

Polarisé : l'anode et la cathode ne sont pas interchangeables, le courant ne passe que dans un sens. Non linéaire : le courant n'est pas proportionnel à la tension (loi exponentielle). Une résistance, elle, est linéaire et non polarisée.

Une diode est bloquée quand elle est polarisée en inverse (« à l'envers » : cathode plus positive que l'anode). Elle est aussi pratiquement bloquée en direct si la tension reste sous le seuil (« faiblement »), car le courant est alors négligeable.

Un courant important n'est possible que dans la zone exponentielle, au-delà du seuil, donc en polarisation directe.

Une fois passante, la tension aux bornes de la diode varie très peu (la courbe est presque verticale) : elle reste voisine de \(V_S\approx0{,}6\) à \(0{,}7\ \text{V}\) pour le silicium. Les tensions de « breakdown » ou de claquage concernent la polarisation inverse.

Le seuil est lié au gap : le germanium a un gap plus petit (\(0{,}67\,\mathrm{eV}\) contre \(1{,}12\,\mathrm{eV}\) pour le silicium), donc un seuil plus bas.

Le courant inverse (courant de saturation, dû aux porteurs minoritaires) n'est pas nul, mais il est très faible : de l'ordre \(\mathrm{d}u\,nA\) (\(25\,\mathrm{nA}\) pour une 1N4148 sous \(20\,\mathrm{V}\)). \(1\,\mathrm{mA}\) ou \(300\,\mathrm{mA}\) sont beaucoup trop grands.

Par définition, la diode idéale est un interrupteur parfait : fermé (tension nulle) en direct, ouvert en inverse.

Au-delà du seuil, la pente de \(I(V)\) vaut \(\tfrac1{r_d}\). Si la résistance série est nulle, la pente est infinie : la courbe est verticale (modèle de la diode parfaite).

La diode idéale passante est un fil : toute la tension est aux bornes de la charge.

Loi des mailles avec une source de \(0{,}7\,\mathrm{V}\) à la place de la diode : \(E=V_S+R\,I\).

Une diode court-circuitée est un fil : la charge reçoit toute la tension de la source.

\(U_R=R\,I=0\) impose \(I=0\) : le circuit est coupé quelque part. La diode « grillée ouverte » est la cause la plus probable. (Un court-circuit donnerait \(15\,\mathrm{V}\), une diode passante \(14{,}3\,\mathrm{V}\).)

Aucun courant dans la diode : \(R_1\) et \(R_2\) sont parcourues par le même courant, c'est un pont diviseur.

La diode aurait \(2{,}86\,\mathrm{V}\) en direct à ses bornes, bien plus que son seuil de \(0{,}7\,\mathrm{V}\). Une diode ne peut pas rester bloquée dans ces conditions : l'hypothèse est fausse, la diode est passante.

La diode impose \(V_A=0{,}7\ \text{V}\). Le courant de \(R_1\) se partage entre \(R_2\) et la diode :

\(i>0\) : l'hypothèse « passante » est confirmée.

\(205\,\mathrm{\Omega }\) n'existe pas en série E24. On prend \(200\,\mathrm{\Omega }\) et on vérifie le courant réel :

Une résistance \(\frac{1}{4}\,W\) suffit.

Les deux ne peuvent pas conduire en même temps.

Période \(T=20\ \text{ms}\).

Le plateau haut dure de −2,7 à \(+2{,}7\,\mathrm{ms}\) autour de chaque maximum, le plateau bas de 6,1 à \(13{,}9\,\mathrm{ms}\).

On répète l'opération pour quelques tensions et on relie les points : la courbe \(i(V_D)\) est au-dessus des deux courbes individuelles.

Entre 1,0 et \(1{,}2\,\mathrm{V}\), la caractéristique de l'ensemble est à peu près une droite de pente \(9\,\mathrm{mA}/\,\mathrm{V}\) passant par \((1\,\mathrm{V};\,\allowbreak 3{,}6\,\mathrm{mA})\) : \(i\approx3{,}6+9(V_D-1)\).

La diode \(D_2\), dont la caractéristique est plus raide, prend un peu plus de courant.

\(E=5\ \text{V}\) est largement supérieur aux deux seuils cumulés \((1{,}4\,\mathrm{V})\) : les deux diodes conduisent.

Le courant circule \(\mathrm{d}u+10\,\mathrm{V}\) vers le \(-5\,\mathrm{V}\) : la tension totale dans la maille est \(E_1-E_2=10-(-5)=15\ \text{V}\), dont \(0{,}7\,\mathrm{V}\) pour la diode.

\(i>0\) : diode passante ✓. Potentiel du nœud entre \(D\) et \(R_2\) : \(V=E_2+R_2\,i=-5+6{,}13=+1{,}13\ \text{V}\).

Avec des modèles parfaits, la répartition est indéterminée. En réalité, la diode la plus chaude a un seuil plus bas, prend plus de courant, chauffe encore plus (emballement) : on met une petite résistance en série avec chaque diode (« ballast ») pour équilibrer.

\(D_1\) passante imposerait \(V_A=E_1-V_S=2-0{,}7=1{,}3\ \text{V}\) ; \(D_2\) passante imposerait \(V_A=E_2-V_S=4-0{,}7=3{,}3\ \text{V}\). Un nœud ne peut pas avoir deux potentiels.

Diode bloquée : aucun courant ne traverse \(R\) (l'entrée − de l'AOP idéal ne consomme rien non plus). Donc \(u_s=R\times0=0\), et comme l'entrée − est reliée à \(B\) : \(V^-=0\).

La sortie \(A\) n'est plus reliée à l'entrée − (la diode est ouverte) : pas de contre-réaction. L'AOP fonctionne en comparateur, sa sortie vaut \(\pm V_{SAT}\).

La diode est bloquée si son anode est plus basse que sa cathode : \(V_A<V_B=0\). Parmi les deux valeurs possibles, seule \(V_A=-V_{SAT}\) convient.

Le comparateur donne \(-V_{SAT}\) quand \(V^+<V^-\), soit \(u_e<0\). Conclusion : quand \(u_e<0\), la diode est bloquée et \(u_s=0\).

La diode passante relie \(A\) à \(B\), donc la sortie à l'entrée − : il y a contre-réaction, l'AOP est en régime linéaire.

Si \(u_e>0\) et qu'on suppose la diode bloquée, le comparateur donnerait \(V_A=+V_{SAT}>0=V_B\) : la diode serait polarisée en direct, ce qui contredit l'hypothèse. Donc dès que \(u_e>0\), la diode conduit.

En régime linéaire, \(V^-=V^+\), donc \(u_s=u_e\). La sortie de l'AOP se place automatiquement à \(V_A=u_e+V_{\text{diode}}\) : l'AOP « compense » le seuil de la diode.

C'est un redressement simple alternance sans perte de \(0{,}7\,\mathrm{V}\), valable même pour des signaux de quelques millivolts.

Si \(D_1\) est bloquée, \(B\) n'est relié qu'à \(-30\,\mathrm{V}\) (via \(R_1\)) et à \(C\). Si \(D_2\) est aussi bloquée, aucun courant ne circule : \(V_B=V_C=-30\ \text{V}\). Vérifications : \(D_1\) a \(u_e-(-30)<0\), bloquée ✓ ; \(D_2\) a \(V_B-20=-30-20=-50\ \text{V}\), bloquée ✓. Donc \(u_s=-30\ \text{V}\).

\(D_1\) idéale passante : \(V_B=u_e\) (un courant \(\tfrac{u_e+30}{R_1}>0\) circule dans \(R_1\) ✓). \(D_2\) bloquée : pas de courant dans \(R_2\), donc \(V_C=V_B\). Vérification \(D_2\) : \(u_e-20<0\) ✓. Donc \(u_s=u_e\).

\(D_2\) idéale passante impose \(V_C=20\ \text{V}\) ; l'excès \(u_e-20\) tombe dans \(R_2\). Donc \(u_s=+20\ \text{V}\).

Entre parenthèses, le terme du modèle réel. En inverse, la tension reste presque constante quel que soit le courant : c'est cette propriété qu'on utilise pour réguler.

Après Thévenin, il reste une seule maille : \(E_{th}=\tfrac{u_e}2\), puis \(R_{th}+\tfrac R2=R\), puis la Zener.

Le facteur 2 vient du pont diviseur : la diode ne voit que la moitié de \(u_e\). Elle conduit en direct quand \(\tfrac{u_e}2\) dépasse \(V_S\), soit \(u_e>2V_S\).

Ce courant ne dépend pas de la charge : la Zener « absorbe » ce que la charge ne prend pas.

La charge est sous \(V_Z\) : \(R_L=\dfrac{V_Z}{i_L}\). Un grand courant correspond à une petite résistance.

Si \(R_L>79{,}5\ \Omega\), la charge prend moins de \(78\,\mathrm{mA}\) et la Zener devrait absorber plus de \(100\,\mathrm{mA}\) : elle serait détruite. Si \(R_L<34{,}8\ \Omega\), la charge demande plus que les \(178\,\mathrm{mA}\) disponibles : la Zener se bloque et \(u_L\) chute sous \(6{,}2\,\mathrm{V}\).

Si la charge est débranchée, tout le courant passe dans la Zener :

Pour que le montage survive à une déconnexion, il faut limiter \(E\) à la valeur qui donne \(I_{Z,\max}\) à vide :

La courbe monte avec une pente \(\tfrac12\) puis devient horizontale : c'est la signature d'un régulateur.

Quand \(E\) varie de \(20\,\mathrm{V}\), la sortie ne varie que de \(0{,}17\,\mathrm{V}\) : le coefficient de régulation vaut \(\tfrac{\Delta V_s}{\Delta E}=\tfrac{0{,}17}{20}\approx\tfrac{r_Z}{R+r_Z}\approx0{,}85\,\%\).

Le courant sort de la source vers \(N\) : \(D_1\) est en direct \((0{,}6\,\mathrm{V})\). \(N\) est à un potentiel positif, donc \(D_2\) est bloquée. Le courant traverse \(R_1\) puis \(R_2\).

Le courant circule de la masse vers la source. \(D_2\) est alors en direct : elle conduit et fixe \(V_N=-0{,}6\ \text{V}\). \(D_1\) est traversée à l'envers : c'est une Zener, elle fonctionne en régime Zener avec \(3{,}2\,\mathrm{V}\) à ses bornes. \(R_2\), en parallèle sur \(D_2\), ne voit que \(0{,}6\,\mathrm{V}\).

Contrôle : \(u_s=R_L\,i=1{,}8\ \text{k}\Omega\times20\ \text{mA}=36\ \text{V}<45\ \text{V}\), Zener bien bloquée ✓.

Puissance dissipée par la Zener : \(P_Z=V_Z\,i_Z=45\times0{,}05=2{,}25\ \text{W}\), il faut un composant de puissance (boîtier \(\ge 3\,\mathrm{W}\)).

Contrôle par le pont diviseur : \(u_L=E\,\tfrac{R_L}{R_L+R_{\max}}=45\times\tfrac{100}{100+50}=30\ \text{V}\) ✓.

La maille d'entrée ne change pas : \(I_B=0{,}93\ \text{mA}\). En supposant le régime linéaire :

Il faudrait \(93\,\mathrm{V}\) aux bornes de \(R_C\) alors que l'alimentation n'en fournit que 10. Le transistor est saturé.

Lecture graphique : la droite de charge va de \((0\,;\,V_{CC}/R_C)\) à \((V_{CC}\,;\,0)\). Avec \(50\,\mathrm{\Omega }\), elle part de \(200\,\mathrm{mA}\) et coupe la courbe \(I_B=0{,}93\ \text{mA}\) au milieu \((5{,}35\,\mathrm{V};\,\allowbreak 93\,\mathrm{mA})\). Avec \(1\,\mathrm{k\Omega }\), elle ne monte qu'à \(10\,\mathrm{mA}\) : elle coupe la même courbe dans la zone de saturation, en \((0{,}2\,\mathrm{V};\,\allowbreak 9{,}8\,\mathrm{mA})\).

C'est le plus grand courant que le circuit de collecteur peut fournir :

Il faut \(\beta I_B<I_{C,\text{sat}}\) : la base ne doit pas « commander » plus que ce que le collecteur peut fournir.

\(B-E\) en direct et \(B-C\) en inverse : c'est la définition du régime actif, celui où le transistor amplifie. (Les deux en direct = saturation ; les deux en inverse = blocage.)

Si on avait oublié \(I_B\) (pont « à vide »), on aurait trouvé \(R_1=27\ \text{k}\Omega\) : ici \(I_B\) n'est pas négligeable devant \(I_2\).

Vérification : \(V_{CE}=V_{CC}-R_L\,I_C=12-60\times0{,}1=6\ \text{V}>V_{CE,\text{sat}}\) ✓.

\(R_B>5{,}65\ \text{k}\Omega\) : régime linéaire ; \(R_B<5{,}65\ \text{k}\Omega\) : saturation. Au-delà de \(200\,\mathrm{mA}\), augmenter \(I_B\) ne sert plus à rien.

Ce point est au milieu de la droite de charge (\(V_{CE}=\tfrac{V_{CC}}2\)) : c'est le choix qui permet la plus grande excursion symétrique du signal en amplification.

Transfert \(I_C(I_B)\) : droite de pente \(\beta=100\) depuis l'origine, puis palier à \(I_{C,\text{sat}}=\tfrac{V_{CC}}{R_C}=7{,}2\ \text{mA}\), atteint pour \(I_B=72\ \mu\text{A}\).

Sortie \(I_C(V_{CE})\) : réseau de courbes quasi horizontales à \(I_C=\beta I_B\). La droite de charge va de \((0;\,\allowbreak 7{,}2\,\mathrm{mA})\) à \((12\,\mathrm{V};\,\allowbreak 0)\). Le point \(Q\,(6\,\mathrm{V};\,\allowbreak 3{,}6\,\mathrm{mA})\) est sur la courbe \(I_B=36\ \mu\text{A}\).

\(B-C\) en inverse, \(B-E\) en direct : régime actif, le transistor amplifie.

\(\alpha\) est la fraction du courant d'émetteur qui arrive au collecteur : presque 1, car la base est très fine et peu dopée.

La sortie TTL ne peut fournir que \(400\,\mu A\), la LED en demande \(20\,\mathrm{mA}\), soit 50 fois plus. Le transistor amplifie le courant : quelques centaines de \(\mu A\) sur la base commandent \(20\,\mathrm{mA}\) dans le collecteur.

La base est reliée à \(0\,\mathrm{V}\) par les deux résistances : \(V_{BE}=0\), transistor bloqué, aucun courant dans \(R_C\) : \(V_{OUT}=V_{CC}=5\ \text{V}\) (niveau 1).

Si le transistor conduit, \(V_B=0{,}7\ \text{V}\). Loi des nœuds : le courant arrive par la résistance reliée à \(5\,\mathrm{V}\), une partie repart vers l'entrée à \(0\,\mathrm{V}\).

\(I_B=2\times\frac{5-V_B}{R}=2\times0{,}43=0{,}86\ \text{mA}\) : saturé encore plus nettement, \(V_{OUT}\approx0\).

Il suffit qu'une entrée soit haute pour saturer le transistor et mettre la sortie à 0.

Le courant \(I_{R1}\) se partage entre la Zener et la base.

La base est court-circuitée à la masse : \(V_{BE}=0\), transistor bloqué, LED éteinte. Tout le courant de \(R_B\) passe dans la terre.

La branche de la terre est ouverte : \(E_{th}=V_{CC}=3\ \text{V}\) et \(R_{th}=R_B\). Tout le courant de \(R_B\) va dans la base : le transistor conduit, la LED s'allume.

En continu, les condensateurs sont des circuits ouverts : il reste \(V_{CC}\) → \(R_1\) → base → émetteur → masse.

• Entrée : \(R_1\) va de la base à \(V_{CC}\), devenu la masse : \(R_1\) est donc entre base et masse. En parallèle, le transistor présente \((\beta+1)r_e\) entre base et émetteur (à la masse).
• Sortie : source de courant \(\beta i_b\) entre collecteur et émetteur, en parallèle avec \(r_o\) ; \(R_2\) est aussi ramenée entre collecteur et masse.

C'est ce que « voit » la source : \(R_1\) en parallèle avec \((\beta+1)r_e\).

\(R_1\) ne compte presque pas.

On éteint la source d'entrée : \(i_b=0\), donc la source \(\beta i_b\) est éteinte (circuit ouvert). Il reste \(r_o\parallel R_2\).

Le signe − vient du sens du courant \(\beta i_b\), qui « tire » le collecteur vers le bas.

Approximation usuelle (\(\tfrac{\beta}{\beta+1}\approx1\), \(r_o\) négligée) : \(A_v\approx-\dfrac{R_2}{r_e}=-216\). Le signe − signifie que la sortie est en opposition de phase avec l'entrée.

Plus \(C\) est grand, plus la coupure est basse : toute valeur supérieure convient aussi.

Valeur normalisée : \(220\,\mu F\). Les condensateurs de découplage sont gros (chimiques) : à basse fréquence, il faut beaucoup de capacité pour avoir une petite impédance.

Négligeables devant les résistances du montage \((k\,\mathrm{\Omega })\) et devant \(r_e=38\ \Omega\) : on remplace les condensateurs par des fils en AC.

Entrée : \(R_{th}\) entre base et masse, en parallèle avec \((\beta+1)r_e\). Sortie : source \(\beta i_b\) en parallèle avec \(R_C\).

Entre la base et la masse, on trouve maintenant \(r_e\) puis \(R_{E1}\), tous deux traversés par \(i_e=(\beta+1)i_b\) :

Modèle de l'amplificateur : entrée = résistance \(Z_i\) ; sortie = source \(A_v\,u_e\) en série avec \(Z_o\).

Le gain a chuté, mais il vaut pratiquement \(-\dfrac{R_C}{R_{E1}}\) : il ne dépend plus ni de \(\beta\) ni de \(r_e\) (donc ni du transistor ni de la température). C'est une contre-réaction : on échange du gain contre de la stabilité.

Avec l'approximation \(-\dfrac{R_C}{r_e+R_{E1}}=-10\) : \(R_{E1}=432\ \Omega\). Compatible avec \(R_E=1\ \text{k}\Omega\) : \(R_{E2}\approx570\ \Omega\) reste découplée et sert seulement à la polarisation.

La charge forme un pont diviseur avec \(Z_o\) : pour ne pas perdre de gain, il faut \(R_L\gg Z_o\).

Depuis la source, il faut encore multiplier par \(\tfrac{Z_{i1}}{Z_{i1}+R_{\text{source}}}=\tfrac{50}{51}\), soit \(\approx -200\). L'interface de sortie coûte les deux tiers du gain : \(Z_{o2}=4{,}6\ \text{k}\Omega\) est grande devant \(R_L=2{,}2\ \text{k}\Omega\).

Datasheet 2N2222 : \(h_{FE,\min}=50\) à \(1\,\mathrm{mA},\,\allowbreak 75\) à \(10\,\mathrm{mA}\Longrightarrow\) \(\beta=50\) (cas défavorable).

(\(r_e=6{,}34\ \Omega\) avec \(V_T=25{,}9\ \text{mV}\).) Valeurs normalisées proches : 620 ou \(680\,\mathrm{\Omega }\).

Repos au milieu de la droite : \(I_{C,\text{sat}}=2\,I_{C0}=2\times4=8\ \text{mA}\). À la saturation, \(V_{CC}=R_C I+V_{CE,\text{sat}}+R_E I\) (avec \(I_E\approx I_C\)) :

La règle \(R_{B2}\leq\tfrac{\beta R_E}{10}\) garantit que le courant de pont est grand devant \(I_B\) : \(V_B\) ne dépend presque pas de \(\beta\).

\(I_D=13{,}9\ \text{mA}\) donnerait \(V_{GS}=-13{,}9\ \text{V}\), au-delà du pincement (\(V_P=-6\ \text{V}\)) : le canal serait fermé et le courant nul. Contradiction : on rejette. D'ailleurs \(13{,}9\,\mathrm{mA}\) dépasse \(I_{DSS}\), le maximum possible. Donc \(I_D=2{,}59\ \text{mA}\) et \(V_{GS}=-2{,}59\ \text{V}\).

Plus \(V_{GS}\) est négatif, plus le canal est étroit et résistant.

Atténuations respectives : 0,11 ; 0,2 ; 0,5.

En dessous, \(V_{DS}<4\ \text{V}\) : le JFET passe en région ohmique et le courant devient inférieur à \(12\,\mathrm{mA}\).

\(28{,}1\,\mathrm{mA}\) donne \(V_{GS}=-8{,}4\ \text{V}<V_P\) : rejeté. Donc \(I_D=2{,}47\ \text{mA}\), \(V_{GS}=-0{,}74\ \text{V}\).

Les deux grilles sont au même potentiel \((0\,\mathrm{V})\) et les deux sources au même nœud \(S\) : \(V_{GS1}=V_{GS2}=0-V_S\). Les transistors sont identiques et en saturation : même loi \(I_D(V_{GS})\), donc \(I_{D1}=I_{D2}\).

(L'autre racine, \(1+\tfrac{V_{GS}}2=-0{,}5\), donnerait \(V_{GS}=-3\ \text{V}<V_P\).) Loi d'Ohm sur \(R\), traversée par \(I_{D1}+I_{D2}=1\ \text{mA}\) :

Vérification : \(V_{DS}=9\ \text{V}>V_{GS}-V_P=1\ \text{V}\) : saturation ✓.

\(2{,}68\,\mathrm{mA}\) donne \(V_{GS}=-5{,}9\ \text{V}<V_P\) : rejeté.

\(V_{DS}>V_{GS}-V_P=1{,}28\ \text{V}\) ✓.

Dans une jonction, la charge est la même des deux côtés : la zone de déplétion s'étend donc surtout du côté le moins dopé (\(w\propto\tfrac1N\)). Avec des grilles \(P^{+}\) et un canal \(N\) peu dopé, toute la déplétion mord dans le canal : c'est elle qui le rétrécit et permet la commande par \(V_{GS}\).

Le canal est complètement fermé (blocage) quand \(V_{GS}=V_P\) (\(-10\,\mathrm{V}\) ici). Côté drain, la tension grille-canal est \(V_{GD}=V_{GS}-V_{DS}\) : le canal s'y pince quand \(V_{GD}=V_P\), soit \(V_{DS}=V_{GS}-V_P\). C'est l'entrée en région de saturation : le courant cesse d'augmenter avec \(V_{DS}\).

Ici \(V_{DS}=15\ \text{V}>V_{GS}-V_P=-4+10=6\ \text{V}\) : saturation ✓.

La grille est positive par rapport à la masse, mais négative par rapport à la source : c'est \(V_{GS}\) qui compte.

Contrôle : \(V_{DS}=5\ \text{V}>V_{GS}-V_P=2{,}26\ \text{V}\) ✓.

\(V_G=0\), donc \(V_S=-V_{GS}\). La résistance \(R_S\) est entre la source et \(-5\,\mathrm{V}\) :

\(0{,}62\,\mathrm{V}\) < \(V_{Th}\) : transistor bloqué, incompatible avec \(I_D\neq0\) ⟹ rejeté.

Avec la convention \(I_D=K_n(V_{GS}-V_{Th})^2\), la dérivée est :

La grille est à la masse et l'entrée est sur la source : \(v_{gs}=0-v_i=-v_i\). Le courant \(g_m v_{gs}\) circule du drain vers la source ; côté drain, il traverse \(R_D\parallel R_L\) :

Les deux signes « − » se compensent : le grille commune est non inverseur.

Vu de la source, le transistor présente \(\tfrac1{g_m}\) (un courant \(g_m v_i\) pour une tension \(v_i\)), en parallèle avec \(R_S\) :

Faible résistance d'entrée : ce montage sert en haute fréquence ou pour attaquer depuis une source de courant (capteur, étage cascode).

Le drain est à \(5\,\mathrm{V}\) : la tension aux bornes de \(R_S\) est \(V_{DD}-V_{DS}\).

Comme \(R_1\parallel R_2=\dfrac{R_1R_2}{R_1+R_2}=0{,}861\,R_1=0{,}139\,R_2\) :

Le gain est toujours inférieur à 1 : une partie de \(v_i\) reste aux bornes grille-source pour faire circuler le courant.

La grille ne consomme rien : le courant d'entrée passe entièrement dans \(R_G\).

Entrée : \(R_i=R_G=50\ \text{k}\Omega\) (la grille est isolée). Sortie : \(R_0=R_D=8\ \text{k}\Omega\) (\(\lambda=0\) : la source \(g_mv_{gs}\) est idéale).

\(1{,}10\,\mathrm{mA}\) donnerait \(V_{GS}=15-15\,I_D=15-16{,}5=-1{,}5\ \text{V}<V_{Th}\) : transistor bloqué ⟹ rejeté.

Au drain, trois résistances en parallèle : \(r_0\), \(R_D\), \(R_L\). Le courant dans \(R_G\) \((10\,\mathrm{M\Omega })\) est négligeable devant \(g_mv_{gs}\).

Une porte NOR\((A,\,\allowbreak B)\) ; deux inverseurs pour \(\overline A\) et \(\overline C\) suivis d'une porte ET ; une porte OU qui combine les deux résultats. Soit 5 portes.

Lecture : pMOS \(A\) en série avec (pMOS \(B\) en parallèle avec pMOS \(C\)).

Lecture : nMOS \(A\) en parallèle avec (nMOS \(B\) en série avec nMOS \(C\)). C'est bien le dual du réseau \(P\).

6 transistors (3 pMOS, 3 nMOS), aucun inverseur, en une seule porte complexe. En portes séparées, il en aurait fallu 4 (NOR) \(+2\,\times \,2\) (inverseurs) + 6 (ET) + 6 (OU) = 20.

Réseau \(P\) : pMOS \(A,\,\allowbreak B,\,\allowbreak C\) en série, l'ensemble en parallèle avec pMOS \(D\). Réseau \(N\) : nMOS \(A,\,\allowbreak B,\,\allowbreak C\) en parallèle, l'ensemble en série avec nMOS \(D\). Les deux réseaux sont bien duaux.

Vérification par De Morgan : \(\overline{D(A+B+C)}=\overline D+\overline{A+B+C}=\overline D+\overline A\,\overline B\,\overline C\) ✓. C'est une porte OAI31 (OR-AND-Invert) à 8 transistors.

\(Y=\overline{D\,(A+B+C)}\) : un OU3\((A,\,\allowbreak B,\,\allowbreak C)\) puis un NAND2 avec \(D\), soit 2 portes. L'autre écriture \(\overline A\,\overline B\,\overline C+\overline D\) demanderait 4 inverseurs, un ET3 et un OU2, soit 6 portes.

Un pMOS commandé par \(X\) conduit quand \(X=0\). Pour le terme \(\overline A\,B\), il faut un pMOS commandé par \(A\) (conduit si \(A=0\)) en série avec un pMOS commandé par \(\overline B\) (conduit si \(B=1\)).

Porte : 8 transistors ; plus 2 inverseurs (\(\overline A\), \(\overline B\)) : 4 transistors. Total : 12 transistors.

• substrat \(P\) (relié à la masse) ;
• deux îlots \(N^{+}\) : source et drain ; entre eux, la zone du canal (longueur \(L\)) ;
• au-dessus du canal : oxyde de grille SiO₂ très fin (quelques nm), puis grille en polysilicium ;
• autour : oxyde épais d'isolation (sépare les transistors voisins) ; contacts métal sur source, drain et grille.

Une grille positive attire les électrons du substrat sous l'oxyde : le canal \(N\) se forme.

Même empilement, mais îlots \(P^{+}\) dans un caisson \(N\) (\(N\)-well) creusé dans le substrat \(P\), caisson relié à \(V_{DD}\). Il faut un caisson \(N\) parce que tous les transistors d'une puce CMOS partagent le même substrat \(P\) : les pMOS ont besoin d'une région \(N\) locale.

Un rectangle de zone active (diffusion) traversé par une bande de polysilicium : le transistor est l'intersection. Sa largeur \(W\) est la dimension le long de la bande de poly, sa longueur \(L\) la largeur de la bande. Des carrés de contact de part et d'autre relient source et drain au métal. Pour le pMOS, le tout est entouré du contour du caisson \(N\).

(a) pMOS \(A\) et \(B\) en série, en parallèle avec pMOS \(C\) ; nMOS \(C\) en série avec \((A\,\parallel \,B)\). \((b)\) et \((c)\) : NOR et NAND classiques. \((d)\colon 3\) pMOS en parallèle, 3 nMOS en série. \((e)\) deux paires de pMOS en parallèle mises en série ; deux paires de nMOS en série mises en parallèle. \((f)\) pMOS \(A\,\parallel\) (\(D\) série \(E\)), en série avec \((B\,\parallel \,C)\) ; côté \(N\), branche \(A\) série \((D\,\parallel \,E)\) en parallèle avec la branche \(B\) série \(C\).

La colonne \(P\) donne \(Y\), la colonne \(N\) donne \(\overline Y\).

8 transistors.

Dans le réseau \(P\), les éléments en série peuvent être placés dans n'importe quel ordre : on choisit a, puis \(d\), puis \((b\,\parallel \,c)\). On essaie l'ordre \(a,\,\allowbreak d,\,\allowbreak c,\,\allowbreak b\) :

(\(X\) : nœud entre \(b\) et \(c\).) Chaque transistor est parcouru une seule fois, sans saut : c'est un chemin d'Euler dans les deux graphes ✓.

Quatre bandes verticales de poly dans l'ordre \(a,\,\allowbreak d,\,\allowbreak c,\,\allowbreak b\), qui traversent la diffusion \(P\) (en haut) et la diffusion \(N\) (en bas). Entre les bandes : diffusion \(N\to\) GND \(|\,e|\) GND | (\(X\), sans contact) | \(e\) ; diffusion \(P\to\) \(V_{DD}\) \(|\,(P_{1})|\,(P_{2})|\,e|\,P_{2}\). Les deux zones \(P_{2}\) sont reliées par du métal, les deux zones GND aussi, et les zones \(e\) forment la sortie.

Porte de \(x\) : nMOS commandé par \(z\), pMOS par \(\overline z\) ⟹ passante si \(z=1\). Porte de \(y\) : nMOS commandé par \(\overline z\), pMOS par \(z\) ⟹ passante si \(z=0\). Une seule porte est passante à la fois : la sortie n'est jamais reliée aux deux entrées en même temps.

C'est un multiplexeur 2 vers 1 : \(z\) est l'entrée de sélection.

Réseau \(N\) : \((x_1\ \text{série}\ x_2)\parallel(x_3\ \text{série}\ x_4)\parallel x_5\). Réseau \(P\) : \((x_1\parallel x_2)\) série \((x_3\parallel x_4)\) série \(x_5\).

10 transistors en une seule porte, contre \(2\,\times \,6\) (ET = NAND + inverseur) + 6 (NOR3) = 18 avec des portes séparées. Et un seul temps de propagation au lieu de deux.

Lecture : \(f=1\) si \(y=0\), ou si \(x=z=1\).

Porte complexe avec réseau \(N\) : \(y\) série \((\overline x\parallel\overline z)\), ce qui demande deux inverseurs pour \(\overline x\) et \(\overline z\) : \(6+4=10\) transistors.

2 portes NAND\(2=8\) transistors, sans inverseur.

Réseau \(N\colon x\) série \(z\) série \((y\,\parallel \,w)\). Réseau \(P\colon x\,\parallel \,z\,\parallel\) (y série \(w\)). 8 transistors (au lieu de 10 sans factoriser).

Les bandes de poly sont placées dans l'ordre \(x,\,\allowbreak z,\,\allowbreak w,\,\allowbreak y\) sur deux diffusions continues.

Métal 1 : 4 (sur le contact \(P\)) + 4 (descente) + 16 (barre horizontale) + 4 (descente) + 4 (sur le contact \(N\)) = 32 carreaux.

Si l'on prend, comme dans l'exemple de l'amphi, des contacts de \(\lambda\times\lambda\), la part des contacts tombe à \(1\,\mathrm{pF}\) et \(C_{OUT}\approx9{,}2\ \text{pF}\). Le via vers le métal 2 n'est pas compté (aucune valeur donnée).

Deux pMOS en parallèle entre \(V_{DD}\) et la sortie, deux nMOS en série entre la sortie et la masse, et un condensateur \(C_{OUT}\) entre la sortie et la masse. Chaque transistor passant est remplacé par sa résistance.

Descente : les deux nMOS doivent conduire, ils sont en série. Montée : le cas le plus lent est celui où un seul pMOS conduit.

Il faut gagner 3 unités sur le chemin critique. Accélérer une porte divise son délai par 2 : le meilleur gain est 1,5 (un NOR). Une seule porte ne suffit donc pas.

Deux NOR du chemin critique font gagner 3 unités, mais il faut aussi que les chemins vers \(A_4\) et \(A_5\) (12 unités) passent sous 10. Ces chemins passent par \(N_2\) (ou \(N_1\)) et \(N_4\), mais pas par \(N_5\). Avec \(N_2\) et \(N_4\) accélérés (1,5 chacun) :

\(N_1\) et \(N_4\) conviennent aussi. Toutes les combinaisons de deux portes ont été vérifiées : aucune autre ne descend à 10.

Réseau \(N\) : le pire cas est le chemin \(C\) série \(D\) (deux nMOS). Réseau \(P\) : toujours trois pMOS en série (\(A,\,\allowbreak B\), et \(C\) ou \(D\)).

Réseau \(N\) : pire cas \(B\) série \(C\) série \(D\) (trois nMOS). Réseau \(P\colon X\) en série avec un seul des pMOS \(B,\,\allowbreak C,\,\allowbreak D\).

Le chemin le plus long traverse les deux étages (entrées \(\to X\to OUT\)) :

Le polysilicium est 200 fois plus résistif que le métal 1 (20 contre \(0{,}1\,\mathrm{\Omega }/\square\)). Une longue piste ajoute à la fois de la résistance (\(\tfrac LW\) carrés) et de la capacité (surface) : son délai croît comme \(L^2\). On relie donc les portes en métal, par le chemin le plus court.

La résistance du métal augmente avec \(T\). Celle du polysilicium dépend de son dopage (elle diminue pour un poly peu dopé, varie peu pour un poly très dopé). Le poly suppose qu'elle diminue et conclut à un délai plus court. Nuance importante : dans une porte CMOS, c'est surtout la mobilité des porteurs qui baisse quand \(T\) monte ; les transistors conduisent moins et, en pratique, les circuits sont plus lents à chaud.

Pour une simple résistance chargeant une capacité, \(\tau=RC\) ne dépend pas de l'amplitude. Pour une porte, augmenter \(V_{DD}\) augmente le courant des transistors (\(\propto(V_{DD}-V_{Th})^2\)) plus vite que la charge à fournir (\(C\,V_{DD}\)) : le délai diminue, au prix d'une consommation en \(C\,V_{DD}^2\,f\).

1. caisson \(N\) (implantation dans le substrat \(P\)) ;
2. oxyde de grille mince ;
3. dépôt et gravure du polysilicium (grille) ;
4. implantation \(P^{+}\) source-drain, auto-alignée sur la grille ;
5. oxyde isolant ; ouverture des contacts ;
6. dépôt et gravure du métal.

Chaque étape utilise un masque (photolithographie). « Auto-alignée » : la grille elle-même sert de masque à l'implantation, ce qui place source et drain exactement de part et d'autre du canal.

2 couches : le métal 2 passe au-dessus du métal 1, et les deux sont reliés par des vias.

• le via doit être entièrement recouvert par le métal 2 ;
• il manque le contact de polarisation du substrat (corps du nMOS) ;
• le polysilicium ne déborde pas des zones actives : une bande de silicium relie source et drain sans passer sous la grille (canal non contrôlé) ;
• les prises de corps n'ont pas le bon type de dopage (\(P^{+}\) pour le substrat \(P,\,\allowbreak N^{+}\) pour le caisson \(N\)).

Substrat dopé \(P\) (dopant accepteur, par exemple le bore) ; source et drain \(N^{+}\). Trois « siliciums » : le substrat (silicium monocristallin faiblement dopé \(P\)), la grille (polysilicium très dopé, donc bon conducteur) et l'isolant (dioxyde de silicium SiO₂).

Plus l'oxyde est fin, plus \(C_{ox}\) est grande : pour une même tension de grille, plus de charges dans le canal, donc un courant plus fort. Ailleurs, on veut au contraire un oxyde épais, qui isole et réduit les capacités parasites.

Implantation \(N^{+}\) source-drain ; oxyde isolant ; ouverture des contacts ; dépôt du métal ; gravure du métal.

Un processeur actuel contient \(10^{10}\) transistors sur quelques \(cm^{2}\) : sans l'intégration, il serait impossible à construire.

Pour 2 000 circuits, la méthode semi-automatisée est la moins chère.

On égale les coûts totaux deux à deux (\(x\) = nombre de circuits) :

Automatisé jusqu'à ~533 circuits (peu de conception, fabrication chère), semi-automatisé jusqu'à 9 350, manuel au-delà (conception très chère, mais amortie sur un grand volume).

\(I_{B2}=\tfrac{I_C}\beta=20\ \mu\text{A}\) sort de la base de Q2 et entre dans le nœud :

Si on avait oublié \(I_{B2}\) (ou pris le mauvais sens), on aurait \(8\,\mathrm{k\Omega }\) ou \(8{,}3\,\mathrm{k\Omega }\).

Contrôle : \(V_{EC}=V_E-V_C=4{,}7-0=4{,}7\ \text{V}>V_{EC,\text{sat}}\), le PNP est bien en régime actif.

\(R_C\) est traversée par \(I_C+I_B=(\beta+1)I_B\) (le courant de base passe aussi par \(R_C\)) :

Émetteur à la masse : le transistor présente \(r_\pi\) entre base et masse, en parallèle avec \(R_{B1}\) (ramenée à la masse par \(C_B\)).

Sur la source d'un suiveur, le transistor présente \(\tfrac1{g_m}\), en parallèle avec \(R_S\) et \(r_0\).

Au collecteur, le courant \(g_{m1}v_{be}\) traverse \(R_C\), \(R_{B2}\) et l'entrée de l'étage 2 (\(R_F\)), en parallèle :

Étage 1 à vide : \(Z_{i1}=761\ \Omega\), \(A_{v1,0}=-g_{m1}(R_C\parallel R_{B2})=-558\), \(Z_{o1}=2{,}13\ \text{k}\Omega\). Étage 2 : \(Z_{i2}=R_F=1\ \text{M}\Omega\), \(A_{v2}=0{,}80\), \(Z_{o2}=855\ \Omega\).

Sans courant, \(M\) serait à \(V_S=15\ \text{V}>8{,}2\ \text{V}\) : la Zener conduirait. Cette combinaison n'existe pas.

Aucun courant dans \(R\) : \(v_0=v_i\). \(D_1\) reste bloquée tant que \(V_M-v_i<0{,}7\ \text{V}\), soit \(v_i>8{,}625-0{,}7=7{,}925\ \text{V}\).

Côté \(M\) : une source \(V_{eq}=V_M-V_{D1}=8{,}625-0{,}7=7{,}925\ \text{V}\) derrière \(R_{eq}=R_M+r_{D1}=9{,}4+10=19{,}4\ \Omega\). Côté entrée : \(v_i\) derrière \(R=100\ \Omega\). Par Millman :

Si \(v_i\) est petit, le courant qui part vers l'entrée est grand et fait chuter \(V_M\) sous \(8{,}2\,\mathrm{V}\) : la Zener se bloque. Il reste une maille \(V_S\) → \(R_S\) → \(D_1\) → \(R\) → \(v_i\) :

La Zener reste bloquée tant que \(V_M=15-150\,i<8{,}2\ \text{V}\), soit \(i>45{,}3\ \text{mA}\), c'est-à-dire \(v_i<2{,}51\ \text{V}\).

Contrôle de continuité à \(2{,}51\,\mathrm{V}\) : \(v_0(2{,}51)=0{,}615\times2{,}51+5{,}5=7{,}04\ \text{V}\) et \(v_0(2{,}51)=0{,}162\times2{,}51+6{,}64=7{,}05\ \text{V}\) ✓.

Le courant de base de Q1 sort du pont au-dessus de \(R_2\), celui de Q2 y rentre en dessous ; avec des courants égaux, \(R_1\) et \(R_3\) sont traversées par \(I_2+I_B\) :

Base de Q1 à la masse : \(R_1\) disparaît et la base de Q2 voit \(R_B=R_2\parallel R_3=25\ \text{k}\Omega\) vers la masse. Entre la base de Q2 et la masse, le signal traverse \(r_{\pi2}\) puis \(r_{\pi1}\) (même courant) : \(v_{b2}=(r_{\pi1}+r_{\pi2})\,i_{b2}\).

Gain positif : une hausse de \(v_i\) réduit le courant du PNP, donc celui du NPN, et le collecteur de Q1 monte.

On pose \(u=t-t_i\). On cherche une solution particulière de la forme \(A\,e^{-u/\tau_{\text{ion}}}\), puis on ajoute la solution homogène \(B\,e^{-u/\tau}\). La condition \(V_2(t_i)=0\) (condensateur déchargé) impose \(B=-A\) :

On annule la dérivée : \(\dfrac{e^{-u/\tau_{\text{ion}}}}{\tau_{\text{ion}}}=\dfrac{e^{-u/\tau}}{\tau}\).

\(V_2\) monte vite (constante \(\tau=2{,}75\ \text{ps}\) : le condensateur se charge) puis redescend lentement en suivant le courant de l'ion (constante \(\tau_{\text{ion}}=10\ \text{ps}\)). Si l'ion frappait le NMOS, l'impulsion aurait la même forme mais serait négative.

Dans une SRAM, deux inverseurs sont rebouclés. Si l'impulsion sur \(V_2\) (nœud à « 0 ») dépasse la marge de bruit statique en maintien, l'autre inverseur bascule et la boucle verrouille le nouvel état : la cellule a changé de valeur.

(\(V_{BE}=0{,}7\ \text{V}\), non précisé dans l'énoncé.)

JFET : \(V_{DS}=V_D-V_S=11{,}4-7{,}2=4{,}2\ \text{V}>V_{GS}-V_P=2{,}3\ \text{V}\) ⟹ saturé ✓. BJT : \(V_E=R_E\,I_E=1{,}6\ \text{k}\times1{,}72\ \text{mA}=2{,}75\ \text{V}\), \(V_{CE}=V_C-V_E=7{,}2-2{,}75=4{,}4\ \text{V}\) ⟹ actif ✓.